Memilih sebuahKonektor RJ45 dengan magnet terintegrasi (MagJack / ICM)bukan sekadar masalah mencocokkan kecepatan Ethernet atau jejak mekanis.
MagJack 1000BASE-T mungkin memiliki empat saluran transformator, peringkat isolasi yang benar, dan amplop paket yang tampaknya kompatibel, namun masih menyebabkan kegagalan tautan total ataukerusakan silikon permanenke transceiver Ethernet PHY.
Alasan yang mendasarinya? Diatopologi tap tengah, rasio putaran transformator, terminasi mode umum internal, atau penetapan pin sisi PCBtidak cocok dengan persyaratan fisik Medium Dependent Interface (MDI) PHY.
Ini adalah salah satu jebakan paling umum dan mahal dalam desain perangkat keras tertanam.
Panduan ini menjelaskan cara mencocokkan RJ45 secara sistematis dengan magnet terintegrasi ke transceiver Ethernet apa pun langsung dari gambar mekanis skema dan terkontrol.
Jawaban Cepat: Aturan Pertandingan PHY-ke-MagJack 4 Langkah
Untuk memilih jack magnet terintegrasi yang kompatibel, mulailah denganPanduan desain perangkat keras pabrikan PHY, bukan filter parametrik distributor:
Identifikasi Arsitektur Driver PHY:Tentukan apakah pemancar PHY tersebutMode Saat Ini(membutuhkan bias daya DC keran tengah) atauMode Tegangan(memerlukan keran pusat independen yang dipisahkan ke ground).
Verifikasi Topologi Ketuk Tengah:Konfirmasikan apakah keran tengah sisi PHY harus diisolasi secara elektrik, disambungkan, atau dihubungkan secara eksternal ke rel listrik.
Konfirmasikan Parameter Magnetik:Validasi rasio putaran (1CT:1CT±2%), Induktansi Sirkuit Terbuka minimum (OCL di bawah8 mABias DC), dan topologi terminasi sisi kabel.
Pinout Sinyal Jejak:Petakan pasangan diferensial PHY melalui belitan trafo internal ke pin solder tapak PCB tertentu, bedakanPin PCB (P1–P10)darikontak kabel (J1–J8).
Mengapa "Kompatibel dengan 1000BASE-T" Tidak Cukup
Soket magnet terintegrasi menggabungkan tujuh fungsi terpisah ke dalam satu wadah berpelindung:
Meskipun integrasi ini memperoleh kembali lebih dari 50% real estate panel depan PCB, integrasi ini merangkum sirkuit analog di dalam plastik dan logam. Dua komponen diberi label identik dalam katalog—misalnya"1x1, 1000BASE-T, Tab-Up, 1CT:1CT"—Sering kali menampilkan sirkuit internal yang pada dasarnya tidak kompatibel:
Menggunakan Kandidat B pada transceiver Mode Tegangan modern akan menjembatani keempat saluran diferensial melalui node internal yang sama, menyebabkan korsleting pasangan silang, paket terjatuh, dan panas berlebih.
1. Arsitektur Driver PHY Mode Saat Ini vs. Mode Tegangan
Pos pemeriksaan kelistrikan utama adalah mengidentifikasi bagaimana transceiver PHY menggerakkan belitan primer transformator isolasi.
Tipe A: Driver Jalur Mode Saat Ini
Prinsip Operasi:Pemancar menggunakan transistor saluran terbuka atau kolektor terbuka yang mengalirkan arus konstan ke ground. Mereka tidak dapat memperoleh arus listrik sendiri.
Persyaratan Ketuk Tengah:Keran tengah trafoharus diikat ke rel tegangan DC positif(+3.3V,+2.5V, atau+1.2V) melalui manik ferit untuk memasok arus operasi ke tahap keluaran.
Silikon Perwakilan:Microchip/Micrel KSZ9031, Realtek RTL8211E lama, transceiver Broadcom lama.
Tipe B: Driver Jalur Mode Tegangan
Prinsip Operasi:PHY berdaya rendah modern menggunakan tahap dorong-tarik CMOS yang secara langsung menghasilkan dan menenggelamkan tegangan penggerak diferensial.
Persyaratan Ketuk Tengah: Keran tengah JANGAN PERNAH dihubungkan ke rel suplai DC (VDD).Menghubungkan VDD ke keran tengah menciptakan arus pendek mati melalui belitan transformator ke MOSFET internal sisi rendah, menyebabkan kerusakan arus lebih secara langsung.
Cara Mengakhiri:Setiap keran tengah harus dipisahkan secara independen untuk memberi sinyal ground melalui yang khusus0,1μFkapasitor keramik ESR rendah.
Silikon Perwakilan:Instrumen Texas DP83867 / DP83869, Microchip KSZ9131, Realtek RTL8211F / RTL8211FS, Marvell Alaska 88E1512.
2. Verifikasi Apakah Keran Pusat Sisi PHY Independen
Dalam arsitektur Gigabit (1000BASE-T), MagJack berisi empat saluran transformator diskrit (Pasangan A, B, C, D).
Saat memeriksa skema kandidat, verifikasi bagaimana keempat tap tengah sisi PHY ditampilkan:
Konfigurasi Ketuk Tengah
Penampilan Skema
Kompatibilitas PHY
Empat Keran Independen
Pin P3, P5, P7, P9 terpisah
Universal.Kompatibel dengan PHY Mode Tegangan dan Mode Arus.
Keran Umum Secara Internal
Semua 4 CT terhubung ke 1 pin
Bersifat membatasi.Hanya dapat digunakan jika PHY secara eksplisit mengizinkan ketukan tengah terikat.
Dihentikan Secara Internal / Diikat ke VCC
Pra-kabel ke rel internal
Hak milik.Harus cocok dengan desain referensi PHY lama tertentu.
Aturan Emas Rekayasa:Untuk desain modern berdaya rendah, selalu tentukan jack terintegrasi denganempat pin keran tengah sisi PHY yang independen dan dapat diakses secara eksternal(seperti konfigurasi standar diSeri Jack RJ45 Magnetik LINK-PP). Hal ini memberi Anda kebebasan perutean penuh untuk memisahkan ke ground atau membias ke VDD.
3. Jangan Bingung dengan Keran Tengah Sisi PHY dan Sisi Kabel
Pusat rumah Gigabit MagJack berada di kedua sisi batas isolasi. Membingungkan keduanya dapat membahayakan isolasi dan keamanan sistem:
Keran Pusat Sisi PHY:Mengatur bias pengoperasian transceiver dan jalur kembali.
Keran Tengah Sisi Kabel:Antarmuka dengan kabel twisted-pair fisik. Dalam desain non-PoE, mereka dimasukkan ke dalam internalJaringan terminasi Bob Smith(empat75Ωresistor yang diikat ke kapasitor tegangan tinggi umum) untuk menekan pantulan kabel mode umum. Dalam desain PoE, tap ini mengekstrak atau menyuntikkan daya DC.
4. Rasio Putaran, OCL, dan Batas Listrik
Jangan pernah memperlakukan parameter magnetik sebagai angka umum. Selalu verifikasi tiga spesifikasi kelistrikan utama:
1. Rasio Ternyata Toleransi
Untuk 1000BASE-T, keempat saluran harus menampilkan a1KTA:1KTAperbandingan. Namun, margin kepatuhan yang ketat memerlukan toleransi rasio putaran sebesar±2%. Toleransi yang longgar (±5%) menurunkan return loss dan mengubah voltase saluran diferensial, sehingga gagal dalam uji kepatuhan lapisan fisik IEEE 802.3ab.
2. OCL Dalam Kondisi Bias DC
Lembar data yang berisi daftar"Minimal 350 μH"tanpa menyatakan kondisi pengujian tidak lengkap. Perubahan induktansi di bawah tekanan listrik dan termal:
Standar yang Diperlukan: 350μHminimal di100 kHz,100 mV, dengan aktif8 mABias DC diterapkan, pada rentang suhu pengoperasian penuh (−40∘C hingga +85∘Cuntuk kelas industri).
Jika inti jenuh di bawah arus offset kabel DC kecil, induktansinya akan turun di bawah350μH, menyebabkan penyimpangan garis dasar dan penurunan tautan siklik.
5. Memetakan Pinout Dari PHY ke Kabel (Perangkap Pin 1 PCB)
Pada jack RJ45 pasif standar, pin PCB berhubungan langsung dengan kontak kabel 1 hingga 8.
Pada MagJack, Pin PCB 1 hampir TIDAK PERNAH terhubung langsung ke Kontak Kabel 1.
(Catatan: Penomoran pin internal bervariasi menurut produsen. Selalu lacak garis skema internal dari pin solder PHY ke kontak J-pin!)
Protokol Pemetaan Sistematis:
Ekstrak Nama Pin PHY:Catat nama pasangan diferensial (TRD0±,TRD1±,TRD2±,TRD3±).
Verifikasi Perutean Skema:Telusuri setiap pasangan melalui belitan primer transformator untuk memastikan pin PCB mana yang terhubung ke saluran diferensial mana.
Periksa Nomor Pin Ketuk Tengah:Identifikasi pin keran tengah yang ditunjuk pada tapak dan pastikan pin tersebut cocok dengan sambungan daya atau kapasitor pelepasan sambungan.
Konfirmasikan Orientasi Tampilan Jejak Kaki:Verifikasi apakah gambar tersebut mengilustrasikanTata Letak PCB yang Direkomendasikan dari TAMPILAN ATAS (Sisi Komponen)atauTAMPILAN BAWAH (Sisi Solder). Jejak kaki yang dicerminkan adalah penyebab utama munculnya prototipe zero-link.
6. Matriks Kompatibilitas PHY & MagJack Dunia Nyata
Untuk menyederhanakan proses pemilihan Anda, tabel di bawah ini mengkorelasikan transceiver Ethernet PHY standar industri dengan topologi magnetik yang diperlukan:
Pemancar PHY
Penjual
Arsitektur Keluaran
Bias Ketuk Tengah yang Diperlukan
Topologi LINK-PP yang Kompatibel
DP83867 / DP83869
Instrumen Texas
Mode Tegangan
CT independen dipisahkan ke GND (0,1μF)
4 CT Independen,1KTA:1KTA
KSZ9031RNX
mikrochip
Mode Saat Ini
Tarik ke atas+3.3V/+2.5Vmelalui Manik Ferit
4 CT diikat ke VDD,1KTA:1KTA
KSZ9131RNX
mikrochip
Mode Tegangan
Kapasitor terpisah (0,1μF) ke Sinyal GND
4 CT Independen,1KTA:1KTA
RTL8211F/FS
Realtek
Mode Tegangan
Kapasitor terpisah (0,1μF) ke Sinyal GND
4 CT Independen,1KTA:1KTA
88E1512 / 88E1111
Marvell (Alaska)
Mode Tegangan
Dipisahkan ke GND melalui kapasitor terpisah
4 CT Independen,1KTA:1KTA
DP83848 (10/100M)
Instrumen Texas
Mode Saat Ini
Kirimkan CT ke+3.3V; Terima CT ke GND
Bias Asimetris 2 Saluran
7. Pemecahan Masalah: Gejala Kegagalan Umum dan Akar Penyebabnya
Gejala
Akar Penyebab Utama
Apa yang Harus Diperiksa pada Skema
Tidak Ada Tautan yang Terdeteksi (Pelabuhan Mati)
Ketidakcocokan bias ketukan tengah
Verifikasi apakah keran tengah PHY Mode Tegangan secara tidak sengaja terikat ke VDD atau mengambang.
Tautan 100 Mbps, tetapi 1 Gbps Gagal
Pemetaan saluran tidak lengkap atau penurunan OCL
Periksa Saluran C dan D (Pin J4/J5 dan J7/J8); konfirmasi OCL adalah≥350μHdi bawah8 mAbias.
Panas PHY / Arus Berlebihan
Transformator arus pendek DC
Konfirmasikan apakah tap tengah pada penggerak dorong-tarik dihubung singkat ke VDD atau disingkat secara internal.
Tingkat Penurunan Paket Tinggi di bawah Beban
Penghentian Bob Smith tidak ada
Periksa apakah keran tengah sisi kabel telah dilepas dengan benar ke ground sasis75ΩDan1000pFtopi.
Emisi Radiasi yang Gagal (CISPR 32)
Penempatan tersedak mode umum (CMC).
Pastikan MagJack memiliki fitur tersedak mode umum internal di sisi kabel transformator.
8. Mengapa Memilih LINK-PP untuk Kompatibilitas PHY Terverifikasi
Tim teknik tidak mampu menanggung penundaan proyek yang disebabkan oleh trial-and-error komponen.LINK-PPmenyediakan katalog lengkap siap produksi, berkualifikasi penuhJack RJ45 Magnetikdirancang untuk cocok dengan semua arsitektur referensi PHY utama:
Desain Referensi PHY yang Telah Divalidasi Sebelumnya:LINK-PP MagJacks dirancang dan diuji agar sesuai dengan papan referensiInstrumen Texas, Microchip, Realtek, Marvell, dan Broadcom.
Referensi Silang Drop-In:Membutuhkan padanan yang hemat biaya untuk suku cadang lamaPulse Electronics, Würth Elektronik, Bel Fuse, atau Halo? LINK-PP menyediakan tapak pin-untuk-pin yang setara dengan karakteristik kelistrikan yang identik.
Aset CAD & 3D STEP Instan:Unduh skema PDF terverifikasi, jejak DXF, dan model LANGKAH 3D langsung dari direktori produk kami untuk izin CAD instan dan pemeriksaan kelistrikan.
Pengujian Produksi Pabrik 100%:Setiap jack terintegrasi menjalani pengujian 100% otomatis untuk rasio putaran, induktansi kebocoran, parameter buka/pendek, dan isolasi Hipot tegangan tinggi sebelum dikemas.
Pertanyaan yang Sering Diajukan (FAQ)
Q1: Dapatkah saya menghubungkan keempat keran tengah Gigabit PHY secara bersamaan?
A:Umumnya,TIDAK